PCoreS – Investigación de una familia paramétrica de Cores IP para la aceleración de redes SNN en FPGA agnósticos al fabricante y ASICs

Descripción del proyecto:

Este proyecto titulado Investigación de una familia paramétrica de Cores IP para la aceleración de redes SNN en FPGA agnósticos al fabricante y ASICs (PCoreS) se configura como investigación industrial para fortalecer la cadena de valor de la microelectrónica y de los semiconductores en la fase de Diseño y desarrollo de chips y núcleos de propiedad intelectual (IPs) con la finalidad de generar una familia de propiedades intelectuales (IPs) aceleradoras de redes de pulsos o spiking neural networks (SNN) a partir de un diseño paramétrico. Los aceleradores cubrirán una amplia y extensible gama de neuronas, conexionado, potencia de cálculo, codificación, método de entrenamiento en el propio IP, precisión numérica, y aplicación (IA y neurociencia). Esto permitirá que con un mismo proyecto se puedan producir aceleradores para toda la gama de FPGAs, desde las de menores prestaciones y consumo hasta las FPGAs de servidor destinadas a manejar grandes volúmenes de datos.

Objetivo general:

El objetivo principal del proyecto Investigación de una familia paramétrica de Cores IP para la aceleración de redes SNN en FPGA agnósticos al fabricante y ASICs, será alcanzar una situación en la que un desarrollador de IA o investigador en neurociencia, puedan emplear la tecnología FPGA como acelerador del mismo modo que se utilizan GPUs para redes neuronales artificiales (ANNs por sus siglas en inglés). Actualmente, el procesamiento de redes en SNN resulta ineficiente. Es decir, a partir de una FPGA que exista en el mercado, independientemente del fabricante y los componentes software resultantes de este proyecto, los usuarios finales podrán desarrollar su actividad de manera transparente, con el dispositivo hardware acelerador.

Objetivos específicos:

Los objetivos específicos son los siguientes:
1. Investigar el diseño paramétrico de una familia de IPs
2. Investigar un diseño extensible y modular de las redes SNN que permita la integración rápida y sencilla de nuevas mejoras o técnicas del estado del arte
3. Investigar el diseño de un paquete de software que priorice la facilidad de uso por parte del usuario final