
PCoreS – Investigación de Cores IP modulares postcuánticos para comunicación segura mediante túneles criptográficos «on-demand»
Descripción del proyecto:
CoreBridge-PQC investiga el desarrollo de una familia de Cores IP modulares postcuánticos orientados a la comunicación segura mediante túneles criptográficos “on-demand”.
La memoria del proyecto plantea el desarrollo de un conjunto de núcleos IP que actuarán como componente de infraestructura de red. Su función será permitir el establecimiento de un túnel seguro basado en criptografía postcuántica, PQC, entre ordenadores u otros elementos conectados a internet, sin necesidad de una configuración concreta o de un acondicionamiento específico de la infraestructura IT existente.
Los Cores IP se desarrollarán para su uso en FPGA, con la posibilidad de una futura adaptación a ASIC. Además, podrán emplearse por separado para complementar funciones criptográficas o de red en proyectos de terceros.
El proyecto contempla dos grandes familias de núcleos: los núcleos criptográficos, encargados de operaciones de criptografía postcuántica y de clave simétrica, y los núcleos de pila TCP/IP, orientados a operar y modificar protocolos de red. La combinación de estos elementos permitirá establecer túneles criptográficos postcuánticos transparentes, gestionados por los propios Cores IP, para facilitar conexiones seguras a través de internet entre sistemas conectados.
Objetivo general:
El objetivo principal de CoreBridge-PQC es el diseño y desarrollo de una familia de Cores IP criptográficos postcuánticos, PQC, para su implementación sobre FPGA y/o como parte del diseño inicial de ASIC.
El desarrollo se realizará mediante RTL en lenguaje VHDL. Los núcleos se organizarán en dos grupos principales: Cores criptográficos, que realizarán operaciones de criptografía postcuántica mediante ML-KEM y ML-DSA, además de criptografía de clave simétrica mediante AES; y Cores de pila TCP/IP, que podrán utilizarse para operar y modificar protocolos de red.
El ámbito de aplicación del proyecto es la ciberseguridad, con un diseño modular que permitirá utilizar estos núcleos de forma conjunta o por separado, como complemento en diseños de terceros que necesiten esta funcionalidad.
Objetivos específicos:
Los objetivos específicos del proyecto son:
- Diseñar criptocores postcuánticos y de criptografía clásica, combinando PQC para el intercambio y autenticación de claves con criptografía clásica para la transmisión de información. La memoria recoge el uso de ML-KEM para intercambio de claves, ML-DSA para firma o autenticación, y AES-256 para cifrar y descifrar la información enviada o recibida a través del túnel.
- Diseñar el stack TCP/IP para la integración en redes, mediante Cores IP capaces de gestionar la complejidad de una conexión de red. Entre los elementos previstos se incluyen un demultiplexor de paquetes, un complejo MAC y un switch de paquetes.
- Investigar el uso de funciones físicamente no clonables, PUF, junto con generadores de números aleatorios, TRNG, para la generación de semillas en los criptocores. El objetivo es reforzar la seguridad del sistema y minimizar riesgos asociados a la generación y uso de números aleatorios.
- Diseñar y validar el dispositivo en entorno controlado, investigando un diseño cómodo, ergonómico y fácil de integrar en una red IT, además del diseño de la PCB y de la carcasa.
- Desarrollar un script para la configuración del dispositivo, que permita al usuario generar desde cero los certificados y compilar el proyecto desde su código fuente. Según la memoria, este planteamiento busca que los datos sensibles queden en el ordenador del cliente y que no sea necesario confiar en terceros para mantener la seguridad del túnel.
Duración del proyecto:
Septiembre 2025 – Junio 2026
Lider:

Financiado por:
El proyecto ha sido financiado a través de la Convocatoria PERTE CHIP del Ministerio de Industria, Comercio y Turismo.



Persona de contacto:
Blanca Moral – blanca.moral@itcl.es