Mejoras de rendimiento gracias al desarrollo de FPGAS - ITCL

El desarrollo reciente de las FPGAs (Field-Programmable Gate Arrays) ha habilitado la implementación de algoritmos de inteligencia artificial en hardware, llevando a mejoras significativas en rendimiento. Una realidad que se desarrolla desde ITCL dentro del proyecto CEL.IA.

Un avance que es posible gracias a la habilidad de las FPGAs para realizar muchas operaciones en paralelo, reduciendo el tiempo de inferencia en los modelos de Deep Learning (DL). No obstante, los modelos de DL sufren de una deriva de concepto (CD) que degrada su rendimiento con el tiempo. La CD es un fenómeno en el que las propiedades estadísticas de la variable objetivo, que el modelo intenta predecir, cambian con el tiempo de formas imprevistas, disminuyendo la precisión del modelo.

Entrenamiento continuo

Para superar la CD, se aplica un entrenamiento continuo (CT). El CT actualiza el modelo cuando se detecta la CD. Sin embargo, el proceso de actualización usualmente implica reentrenar el modelo desde cero con un nuevo conjunto de datos, lo cual es computacionalmente costoso y consume tiempo. En este contexto, los avances en la investigación se centran en una nueva arquitectura basada en FPGA para el entrenamiento continuo en dispositivos de borde. Estos avances cristalizan en la arquitectura FAS-CT (FPGA-Based Acceleration System with Continuous Training).

La arquitectura propuesta incluye un método de detección de deriva (DDM) que monitorea la precisión del modelo y desencadena una actualización cuando el rendimiento disminuye. Además, la arquitectura incorpora un método de ventaneo adaptativo para manejar la transmisión de datos. Este método selecciona adaptativamente una ventana de datos adecuada para el reentrenamiento del modelo basado en la CD detectada.

La implementación de esta arquitectura en un dispositivo FPGA, integrando el DDM con el modelo de DL basado en FPGA, proporciona al sistema respuestas en tiempo real de baja latencia, haciéndolo adecuado para la computación de borde. Esta es una mejora significativa respecto a las arquitecturas previas, ya que permite una adaptación más rápida y eficiente a los cambios en los datos de entrada.

Finalmente, la arquitectura propuesta ha sido evaluada con un conjunto de datos del mundo real para la predicción del precio de la electricidad. Los resultados muestran que la arquitectura puede manejar con éxito la CD manteniendo una baja latencia. Estos resultados demuestran la efectividad de la nueva arquitectura para el entrenamiento continuo en dispositivos de borde, lo que representa un avance significativo en la arquitectura FAS-CT.

Los resultados de esta arquitectura se presentan en un artículo de la conferencia FedCSIS 2023.